您的位置: 主页 > 台积电业绩再进补!赛灵思推 16 纳米制程全球容量最大 FPGA

台积电业绩再进补!赛灵思推 16 纳米制程全球容量最大 FPGA



晶圆代工台积电业绩再进补!重要客户之一 FPGA 厂商赛灵思(Xilinx)宣布,推出采用台积电 16 纳米制程,全球容量最大的 Virtex UltraScale+ VU19P FPGA,扩展旗下 Virtex UltraScale+ 系列产品。

根据赛灵思表示,VU19P 内含 350 亿个晶体管,拥有有史以来单颗元件上最高的逻辑密度与 I/O 数,用以支持未来最先进的 ASIC 与 SoC 技术之模拟(emulation)与原型开发,亦能支持测试、量测、运算、网络以及航太与国防等相关应用。

赛灵思进一步指出,VU19P 拥有 900 万个系统逻辑单元,并且搭配高达每秒 1.5 Terabit 的 DDR4 内存频宽、加上高达每秒 4.5 Terabit 的收发器频宽及超过 2,000 个使用者 I/O,不但能促成现今最复杂 SoC 的原型开发与模拟,还能支持各种复杂的新兴演算法的开发,包括用在人工智能(AI)、机器学习(ML)、视讯处理及感测器融合等领域的演算法。

另外,VU19P 的容量比前一代业界最大容量的「20 纳米 Virtex UltraScale 440 FPGA」高出 1.6 倍。赛灵思产品线行销与管理资深总监 Sumit Shah 表示,VU19P不 仅能协助开发者加速硬件验证,还能助其在 ASIC 或 SoC 可用之前就率先进行软件整合。这是赛灵思刷新世界纪录的第 3 代 FPGA,前两代分别为 Virtex-7 2000T 与 Virtex UltraScale VU440,现在则推出 Virtex UltraScale+ VU19P。而且,伴随此次新产品的推出,将不仅是精进的芯片技术,赛灵思还为之提供了稳定且经验证的工具与 IP 支持。

针对相关验证的工具与 IP 支持部分,赛灵思也指出,藉由一系列广泛的除错(debug)、可视性工具(visibility tools)与 IP 支持,VU19P 为客户快速设计与验证新一代的应用与技术,并提供了一个全方位的开发平台。而且,在软硬件的协同验证让开发者能在取得实体元件前,就先着手软件与客制化功能的建置。此外,通过运用赛灵思 Vivado 设计套件能协同最佳化设计流程,以降低成本与投片风险、改善效率并缩短上市时程。至于,VU19P的上市时间将会在 2020 年的秋季,开始对客户供货。

上一篇:让高中职生接触 AI 实作,经济部携手微软、Google 打造 AI 原生时代
下一篇:英特尔推第 10 代 Intel Core 笔记本电脑脑处理器,年底终端设备将亮相

您可能喜欢

回到顶部